聲納脈沖偵察模塊的硬件設計及實現
2012-12-25
測定水下以及水面目標的位置是聲納系統的重要任務，目標的位置由目標的弦角(或方位角)和距離決定。聲納脈沖偵察模塊作為聲納偵察系統的一部分，擔負著測向和測距的任務。聲納脈沖偵察模塊通過測定三路信號的時延差以及時延差的差來測定目標的方位和距離。
隨著電子技術的發展，水聲設備也加速了更新換代的步伐。水聲設備的發展方向應該是現代化、小型化、智能化，一些原來用硬件實現的功能可以由軟件來完成，這為功能的更新和發展提供了極大的便利。正是順應這一趨勢，作者結合實際進行了聲納脈沖模塊的改造。如圖1所示，聲納脈沖偵察模塊可以分為兩大部分：模擬部分和數字部分。現只就聲納脈沖偵察模塊數字部分的設計進行闡述。下面介紹聲納脈沖偵察模塊的測向測距原理、硬件設計及其實現。
在實時檢測進程中，外部六路陣元輸入信號由模/數轉換器進行同步并行采樣。根據系統要求，每路采樣頻率為1MHz。數字信號處理器在進行實時檢測時要對數據進行降采樣處理，使采樣頻率降為100kHz。數字信號處理器對其中的四路信號(左右舷的艏艉通道)進行實時自適應線譜增強(ALE)運算，以檢測聲納脈沖。根據算法分析，計算單路ALE約需要300個指令周期，四通道共需1200個指令周期，若采樣頻率為100kHz，則數字信號處理器的運算能力應大于120MIPS。
2.3.2 數據存儲量
當檢測到信號時，數字信號處理器開始將六路數據中的三路(左舷或右舷的艏、舯、艉陣元)存入數據存儲器中。存儲單元的大小是由解算所需的最大數據量、系統的采樣速率、三路信號間的最大延時等因素決定的。假設陣長D＝45m，取聲速c＝1500m/s，則在±60°扇面內，艏艉陣元之間信號到達的最大延時為：
Dsin60°≈26(ms) (3)
若系統的采樣速率為1MSPS，系統解算數據至少需要30ms長的樣本，則在數據存儲過程中至少要存儲的數據量(從信號到達時刻算起)為：
(26ms+30ms)×3×1MSPS=168Kword (4)
2.3.3 數據解算運算量
數據存儲完畢后，數字信號處理器開始進行參數的解算。解算內容主要包括：粗測時延、頻率估計、相位估計、目標跟蹤關聯等。數字信號處理器在解算過程中不再響應外部的中斷，此時是系統工作的盲區。根據聲納使用要求，這個盲區越小越好，這意味著主處理器的運算速度越大越好。據粗略估計，若要求盲區為100毫秒，則160MHz的處理器是能夠完成任務的。
2.4 輸入信號動態范圍
根據環境噪聲譜級的分析，系統背景噪聲的動態范圍不超過42dB，再考慮到信噪比要大于13dB，系統輸入的動態范圍應大于55dB，則ADC的精度應該不低于10比特。
首先是數字信號處理器引導自己的程序，對其內部進行各種設置、對各種寄存器進行初始化及內部自檢，同時邏輯控制芯片引導程序進行初始化。初始化以后進行板級自檢，由TMS320VC5416完成。自檢的內容包括：片外的靜態RAM(CY7C1041)、片外的EPROM(2716)、模/數轉換器(THS1206)等是否工作正常。完成自檢后，將自檢的結果通過邏輯控制芯片輸出。板級自檢之后的工作是讀入聲速參數及從EPROM(2716)中讀進所需的參數。上述工作完成之后，系統就進入如圖3所示的工作進程中。
來源 電能質量分析儀 http://www.kafenchem.com/
隨著電子技術的發展，水聲設備也加速了更新換代的步伐。水聲設備的發展方向應該是現代化、小型化、智能化，一些原來用硬件實現的功能可以由軟件來完成，這為功能的更新和發展提供了極大的便利。正是順應這一趨勢，作者結合實際進行了聲納脈沖模塊的改造。如圖1所示，聲納脈沖偵察模塊可以分為兩大部分：模擬部分和數字部分。現只就聲納脈沖偵察模塊數字部分的設計進行闡述。下面介紹聲納脈沖偵察模塊的測向測距原理、硬件設計及其實現。
在實時檢測進程中，外部六路陣元輸入信號由模/數轉換器進行同步并行采樣。根據系統要求，每路采樣頻率為1MHz。數字信號處理器在進行實時檢測時要對數據進行降采樣處理，使采樣頻率降為100kHz。數字信號處理器對其中的四路信號(左右舷的艏艉通道)進行實時自適應線譜增強(ALE)運算，以檢測聲納脈沖。根據算法分析，計算單路ALE約需要300個指令周期，四通道共需1200個指令周期，若采樣頻率為100kHz，則數字信號處理器的運算能力應大于120MIPS。
2.3.2 數據存儲量
當檢測到信號時，數字信號處理器開始將六路數據中的三路(左舷或右舷的艏、舯、艉陣元)存入數據存儲器中。存儲單元的大小是由解算所需的最大數據量、系統的采樣速率、三路信號間的最大延時等因素決定的。假設陣長D＝45m，取聲速c＝1500m/s，則在±60°扇面內，艏艉陣元之間信號到達的最大延時為：
Dsin60°≈26(ms) (3)
若系統的采樣速率為1MSPS，系統解算數據至少需要30ms長的樣本，則在數據存儲過程中至少要存儲的數據量(從信號到達時刻算起)為：
(26ms+30ms)×3×1MSPS=168Kword (4)
2.3.3 數據解算運算量
數據存儲完畢后，數字信號處理器開始進行參數的解算。解算內容主要包括：粗測時延、頻率估計、相位估計、目標跟蹤關聯等。數字信號處理器在解算過程中不再響應外部的中斷，此時是系統工作的盲區。根據聲納使用要求，這個盲區越小越好，這意味著主處理器的運算速度越大越好。據粗略估計，若要求盲區為100毫秒，則160MHz的處理器是能夠完成任務的。
2.4 輸入信號動態范圍
根據環境噪聲譜級的分析，系統背景噪聲的動態范圍不超過42dB，再考慮到信噪比要大于13dB，系統輸入的動態范圍應大于55dB，則ADC的精度應該不低于10比特。
首先是數字信號處理器引導自己的程序，對其內部進行各種設置、對各種寄存器進行初始化及內部自檢，同時邏輯控制芯片引導程序進行初始化。初始化以后進行板級自檢，由TMS320VC5416完成。自檢的內容包括：片外的靜態RAM(CY7C1041)、片外的EPROM(2716)、模/數轉換器(THS1206)等是否工作正常。完成自檢后，將自檢的結果通過邏輯控制芯片輸出。板級自檢之后的工作是讀入聲速參數及從EPROM(2716)中讀進所需的參數。上述工作完成之后，系統就進入如圖3所示的工作進程中。
來源 電能質量分析儀 http://www.kafenchem.com/
最新資訊
